Perú Beta

Características de las futuras memorias RAM DDR4

0 Usuarios y 1 Visitante están viendo este tema.

Características de las futuras memorias RAM DDR4
« en: 23 de Agosto de 2011, 03:35:16 am »
JEDEC Solid State Technology Association lleva meses trabajando en el próximo estándar para las memorias RAM DDR y hoy acaban de liberar ciertas especificaciones de las futuras memorias DDR4. Se espera que el estándar sea anunciado entre el segundo y tercer trimestre de 2012.

Las futuras memorias DDR4 no tendrán sólo un mayor rendimiento que sus predecesoras sino que irá acompañado por un menor consumo energético. Según Joe Macri, Director del subcomite JC-42.3 de memorias DRAM:


Citar
    Numerosos fabricantes de memorias de dispositivo, sistemas, componentes y módulos están colaborando para finalizar el estándar DDR4, que posibilitará que la próxima generación de sistemas alcancen un mejor rendimiento y un consumo energético más bajo.”

La próxima junta del comité tendrá lugar en septiembre de este año y JEDEC invita a todas las compañías a interesadas a partipar en el desarrollo de DDR4.

Las principales características son:

  •     Three data width offerings: x4, x8 and x16
  •     New JEDEC POD12 interface standard for DDR4 (1.2V)
  •     Differential signaling for the clock and strobes
  •     New termination scheme versus prior DDR versions: In DDR4, the DQ bus shifts termination to VDDQ, which should remain stable even if the VDD voltage is reduced over time.
  •     Nominal and dynamic ODT: Improvements to the ODT protocol and a new Park Mode allow for a nominal termination and dynamic write termination without having to drive the ODT pin
  •     Burst length of 8 and burst chop of 4
  •     Data masking
  •     DBI: to help reduce power consumption and improve data signal integrity, this feature informs the DRAM as to whether the true or inverted data should be stored
  •     New CRC for data bus: Enabling error detection capability for data transfers – especially beneficial during write operations and in non-ECC memory applications.
  •     New CA parity for command/address bus: Providing a low-cost method of verifying the integrity of command and address transfers over a link, for all operations.
  •     DLL off mode supported
El conocimiento es libre.
Somos Anónimos.
Somos Legión.
No perdonamos.
No olvidamos.
Esperadnos, Que Estamos Cerca.

Desconectado el brujo

  • **
  • 114
  • Foros Perú
    • Ver Perfil
Re:Características de las futuras memorias RAM DDR4
« Respuesta #1 en: 23 de Agosto de 2011, 07:46:17 pm »
Recién estoy con las DDR 2 :-[

Re:Características de las futuras memorias RAM DDR4
« Respuesta #2 en: 02 de Noviembre de 2017, 05:34:15 pm »
mi pobreza solo llega a la ddr3 a la actualidad y eso que uso de memorias drr3 de 2gb para llegar a 4gb con frecuencia 1333  :'(